核心观点
1.存储技术正进入“多路径并行”的创新密集期，从HBF、HBC、ZAM到紫弦架构，从QLC/PLC NAND到铁电、量子隧穿存储，三星、SK海力士、AMD、高通、闪迪、英特尔、新紫光等厂商纷纷提出不同技术路线，以此因应AI时代不同需求；
2.从实验室到量产仍是存储创新最主要的瓶颈。量子闪存、二维超快存储、铁电存储等前沿成果，距工业化大规模生产尚有漫长的工艺优化过程，每一道坎都足以将一个“颠覆性技术”拖入“渐进式改良”通道；
3.未来5到10年，存储领域将维持分层化、异构化的长期格局。HBM将继续占据极致带宽的塔尖位置，不同技术相互补充，共同构成AI时代存储基础设施的完整拼图。
2026年的存储产业，正在执行一场静默的“B计划”。过去两年，HBM（高带宽内存）几乎是AI算力故事的唯一主角——谁拿到产能，谁就握住了入场券。但代价也随之显现：产能紧缺、价格飙升、良率瓶颈、单一供应链风险……越来越多的厂商意识到，押注HBM一条路，既不够用，也不够安全。
于是，分化开始了。闪迪联手SK海力士，把目光投向了HBF（高带宽闪存）；英特尔拉上软银，押注ZAM内存，挑战HBM的带宽王座；新紫光集团则另起炉灶，以“紫弦”架构打出30TB/s的带宽数字，宣告国产路线的存在。三星、美光、铠侠各自在层数堆叠和接口代际上加速冲刺……
HBM仍是标杆，但不是唯一的答案。
巨头开启“军备竞赛”，纷纷留后手
8月4日，SK海力士联手闪迪共同发布下一代存储技术高带宽闪存（HBF）的首个标准规范。此次发布的标准规范，是继SK海力士去年8月与闪迪启动HBF标准化合作，并于今年2月成立联盟后，历时约6个月推出的首项成果。
HBF的技术逻辑与HBM截然不同。HBM采用DRAM颗粒通过TSV（硅通孔）技术堆叠，追求极致带宽；HBF则将3D NAND闪存以类似方式堆叠，置于GPU或CPU近旁。其设计目标并非取代HBM，而是填补HBM与大容量SSD之间的巨大鸿沟，提供一个高容量、中等带宽、成本可控的中间层级。
该规范定义了两种容量配置，分别采用8层和16层NAND芯片堆叠，最高支持512GB容量；并按三个等级（Grade 1~3）设定带宽标准，数据传输能力覆盖约0.4TB/s至3.0TB/s。闪迪管理层在电话会上透露，HBF将于2026年下半年提供工程样品，2027年进入量产阶段。
从产业意义上看，HBF是存储层级细分趋势的典型代表。它并非颠覆性的底层技术，而是一种系统级架构创新——通过改变NAND Flash的封装位置与互联方式，释放了现有闪存技术在AI系统中的新价值。
6月，高通还发布了高带宽计算（High-Bandwidth Compute，HBC）架构，将专用近内存加速器堆叠在LPDDR存储堆栈下方，通过TSV硅通孔技术实现3D堆叠芯片设计。该技术旨在解决长期困扰AI行业的“存储墙”瓶颈，将计算单元直接置于DRAM底层。
高通宣称，在完整加速器级别，HBC可实现6倍于HBM的每瓦带宽和200倍于SRAM的每瓦容量。HBC选用LPDDR作为存储介质，核心优势在于单堆容量更大，堆栈通过TSV工艺与下方HBC加速器互连。
英特尔技术路线图更新中，详细披露了Z-Angle Memory（ZAM）技术的研发进展。该技术采用9层垂直堆叠设计，通过缩短芯片间物理互联距离来降低延迟与功耗。英特尔官方宣称，ZAM的目标带宽达到同期HBM（预计为HBM4）的两倍，功耗降低20%以上。据悉，ZAM已通过关键工艺节点的功能验证，预计2028年至2030年间进入量产。
此外，AMD在6月推出Versal Premium Gen 2 MoP自适应SoC，计划用LPDDR5X替代HBM。AMD表示，MoP封装可降低至多60%的PCB面积占用；同时内存传输速率也能从标准版的8533MT/s提升到9000MT/s，提供额外5.5%带宽。
传统存储边界扩展：PB级SSD与PCIe 6.0
NAND闪存领域的层数堆叠竞赛仍未止步。
铠侠与闪迪在FMS 2026上联合展示332层3D QLC NAND技术，相较于第八代产品，该技术的位密度提升高达60%，超过37 Gb/mm²，在位密度、性能和能效方面树立了新的行业标杆。
业界普遍预测，到2030年前，3D NAND单芯片堆叠层数将达600层以上，固态硬盘单盘容量有望进入PB级时代。对大容量数据中心存储而言，这意味着机械硬盘（HDD）的最后一块阵地——单位存储成本优势正被迅速侵蚀。
更具战略意义的是近线固态硬盘（Near-Line SSD, NL-SSD）概念的实际推进。NL-SSD的设计目标直指替代传统大容量HDD，专用于“温数据”（访问频率中等、不经常修改）的存储场景。根据Solidigm在2026年中披露的产品规划，其NL-SSD起步容量为250TB，远期目标达1PB。性能方面，顺序读取速度可达GB/s级别，远超HDD的200MB/s。
接口标准的代际升级同样在加速。2026年，美光、三星、SK海力士等主要存储厂商已陆续启动PCIe 6.0 SSD的量产交付。PCIe 6.0在物理层采用PAM4（四级脉冲幅度调制）信号技术，单通道带宽提升至64GT/s，x16通道下理论双向带宽约28GB/s，较PCIe 5.0实现翻倍。
这对AI训练数据加载、实时大数据分析等I/O密集型负载具有实际价值。不过，当前PCIe 6.0 SSD的终端渗透率仍较低，主要受限于服务器平台支持尚未普及——AMD与Intel的下一代处理器平台预计晚些时候才会全面集成PCIe 6.0根控制器。
此外，新紫光集团前沿技术研究院在今年发布了“紫弦”架构——以3D DRAM为核心，面向高效推理、三维化近存计算、大带宽一以贯之的新型计算架构。“紫弦”架构，在芯片层面支持SIMT的通用GPU架构、实现三维堆叠的异构设计；在软件应用层面，支持通用统一内存访问方式以及极致优化的近存访问方式。新紫光数据显示，三维化堆叠架构存储带宽超30TB/s，大带宽使得计算的效率更加高效，同时基于三维堆叠的国内领先供应链可规模化量产。
前沿技术爆发：实验室中的物理极限探索
以上所述多为可预见的工程演进。在学术研究前沿，一批更具颠覆性的存储技术正处于从实验室走向工程验证的关键阶段。
比利时微电子研究中心（imec）在2026IEDM报告了铁电存储（Ferroelectric Memory）的最新研究进展。铁电存储器利用铪锆氧（HZO）等材料的铁电极化特性存储数据，具备非易失性、高速读写和低功耗的潜力。imec研究表明，通过优化掺杂浓度和退火工艺，铁电电容的耐久性已提升至10¹²次读写循环以上，写入速度进入亚纳秒区间。业界普遍认为，铁电存储是最有希望同时替代DRAM和NAND的“通用存储器”候选技术之一，但距商用仍有一段不短的工程化周期。
2026年，复旦大学两项研究成果引起国际学术界广泛关注。
其一是发表在《科学》（Science）杂志上的“量子闪存”技术。周鹏-刘春森研究团队发明的“量子闪存”（Quantum Flash）技术，成功构建出共面的漏极－沟道－源极“归壹”结构，首次在室温（27℃）环境下清晰地观测到了单电子的非易失性存储行为。不仅彻底打破“单电子存储”无法实现的传统认知，开创单电子量子存储的全新理论体系，更为AI时代算力革命奠定关键理论基础。
其二是“破晓（PoX）”。去年4月，周鹏-刘春森团队于《自然》（Nature）期刊提出“破晓（PoX）”器件，实现了世界最快400皮秒超高速非易失存储，解决了自1967年浮栅晶体管发明后，高速与非易失无法兼得的基础性难题。
此外，日本东北大学与产业技术综合研究所（AIST）联合团队于2026年报告了一种由飞秒激光直接写入的新型磁性存储材料。该技术利用激光热效应与自旋－轨道耦合相互作用，实现磁性比特的快速翻转，数据切换速度比传统磁存储器快约1000倍，且无需外加磁场，有望为磁存储技术开辟新方向。
美国佐治亚理工学院研究小组在2026年展示了一款铁电闪存器件，其抗总电离辐射剂量（TID）耐受能力达到100万拉德（rad），是传统商用闪存的约30倍，该特性使其天然适用于航天器、卫星及核工业环境。
值得关注的还有存储系统架构层面——CXL（Compute Express Link）内存池化技术的商业化落地。CXL 3.0标准支持内存语义的细粒度访问和跨节点共享，允许多个CPU、GPU、加速器高效访问同一物理内存池。2026年，多家CXL控制器与交换芯片厂商已开始交付商用产品，数据中心级内存池化部署正从概念验证转向小规模试用。这一架构从根本上重塑了“存储层级”的概念，内存不再是被动附属于计算节点的资源，而成为可弹性调配的系统级资源池。
写在最后：创新密集期的挑战与机遇
可预见的是，未来5年，存储领域将持续维持分层化、异构化的格局。AI算力的演进将继续倒逼存储技术提速，而每一项从论文走向量产的技术突破，都将为数字经济的基础设施增添一块坚实的基石。对于产业观察者和从业者而言，这个时代既充满不确定性，也蕴含着巨大的机遇。